fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› LVDS设计
helloamigos
发表于 2017-8-27 19:12:34
LVDS设计
LVDS设计,不用IP核,纯Verilog编写串行器、解串器等配置,有人做过没?
奋斗的小孩
发表于 2019-2-11 16:42:49
如果速度比较高的话,官方不推荐自己搞,用IP核能够好点吧
页:
[1]
查看完整版本:
LVDS设计