小泡泡 发表于 2010-4-21 10:56:44

请问如何用VHDL实现，滤除掉大于1.45us的脉冲，输入时钟是16M

请问如何用VHDL实现，滤除掉大于1.45us的脉冲，输入时钟是16M

fpga_feixiang 发表于 2023-9-7 14:18:37

6                                    
页: [1]
查看完整版本: 请问如何用VHDL实现，滤除掉大于1.45us的脉冲，输入时钟是16M