在低端FPGA中设计DDR接口

老怪甲 · 发表于 2010-5-21 13:33:14

本帖最后由 fpgaw 于 2011-1-14 17:02 编辑

在低端FPGA中设计DDR接口

虽然是针对lattice的上一代EC系列，但lattice的fpga产品的IO架构是相同的。可以借鉴。

chaojihongjing · 发表于 2011-5-7 15:36:28

thanks very much

fpga_feixiang · 发表于 2021-12-23 20:02:04

666666666666666666

雷1314521景 · 发表于 2021-12-28 09:52:20

666666666666666666666

嘿哈嘿哈哈 · 发表于 2022-12-25 17:50:20

在低端FPGA中设计DDR接口

嘿哈嘿哈哈 · 发表于 2023-1-30 09:04:51

在低端FPGA中设计DDR接口

dameihuaxia · 发表于 2023-1-30 09:33:08

SignalTap Ⅱ分析器件编程.pdf
http://www.fpgaw.com/forum.php?m ... 2&fromuid=58166
(出处: fpga论坛|fpga设计论坛)

		自动登录	找回密码
密码			我要注册

站长推荐 /1