有关vhdl问题求救，望各位前辈不吝赐教！

最近在做学校布置的那个保险箱密码锁的vhdl程序

用的是max＋plus

在最终的模块编译时出现了12处类似以下的错误

Error：width mismatch in pinstub "ct[1..0]" (ID:8.ct[1..0])
Error：width mismatch in pinstub "ct[1..0]" (ID:22.ct[1..0])
Error：width mismatch in pinstub "a[3..0]" (ID:8.ct[3..0])

望各位前辈指导一下错在何处

我是把　

a　　　 ut std_logic_vector(3 downto 0);
ct　　 ut std_logic_vector(1 downto 0);

这种类型的值赋给了

a　　　 :in std_logic_vector(3 downto 0);
ct　　 :in std_logic_vector(1 downto 0);



似乎就错了……

现在本人苦思而不得解，处在万分痛苦之中

万望各位前辈指点迷津！！！

学校布置的那个保险箱密码锁的vhdl程序