集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 990|回复: 0

关于quartus13.0调试EPM7064遇到的问题

[复制链接]
sdlczxk2002 发表于 2018-5-8 14:25:47 | 显示全部楼层 |阅读模式
请各位高手指教,我在调试的过程中遇到了不能正常运行的问题,CPLD是比较老的CPLD,打开工程的时候会提示does not support logiclock regions,我在里面做的延时函数,不能正常运行,函数如下:
always @(posedge KEY) begin
                if(yanshi >= 16'd50)
                        begin
                                yanshi <= 0;
                                yanshiend <= ~yanshiend ;
                        end
                else                
                        yanshi <= yanshi + 1'b1;
end

KEY是时钟,周期为20ms,这个应该是1S的延时,实际上延时不对,延时大约100ms,差了10倍,一直没找到原因。
请各位帮忙查找原因,谢谢。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-2 16:33 , Processed in 0.057739 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表