集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1081|回复: 1

保持时间的分析

[复制链接]
fpga_feixiang 发表于 2020-2-23 14:58:19 | 显示全部楼层 |阅读模式
保持时间的分析是以第二个launch Edge为基准,在Latch Edge查看结果。保持时间的裕量:

  Hold Stack = (Tclk1+Tco+Tdata) – Tclk2 – Th

  假设△T = Tclk2-Tclk1,则:

  Hold Stack = (Tco+Tdata) – △T – Th

  可见△T>0影响保持时间,使保持时间的要求更加苛刻。。因此对于△T尽量避免,采用同步单时钟,并且尽量采用全局的时钟信号,这样△T几乎为0,,△T的影响几乎不存在,可以忽略不计。

  如果保持时间的裕量Hold Stack小于0,则不满足保持时间,也就会产生不稳定态,并通过寄存器传输下去。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-2 18:47 , Processed in 0.059717 second(s), 22 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表