集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1379|回复: 0

如果我有两个顶层文件top1和top2,它们都包含了同一个ram,其中ram读写可异步

[复制链接]
IPO 发表于 2011-7-27 16:59:42 | 显示全部楼层 |阅读模式
请教各位,如果我有两个顶层文件top1和top2,它们都包含了同一个ram,其中ram读写可异步,单独的读写时钟。在top1中,ram被写入数据;在top2中,读取ram的数据。   那么,现在我能再写一个顶层模块,它包含top1和top2,这么写可以么?
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-24 04:03 , Processed in 0.059520 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表