切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › FPGA的管脚输入用示波器测是高电平，但是用signaltap仿 ...
返回列表 发新帖
查看: 1190|回复: 0

FPGA的管脚输入用示波器测是高电平，但是用signaltap仿真，显示该引脚低电平。

[复制链接]
ccs 发表于 2021-7-22 20:59:19 | 显示全部楼层 |阅读模式
FPGA的管脚输入用示波器测是高电平，但是用signaltap仿真，显示该引脚低电平。引脚没有分配错，大佬们帮分析一下什么原因？
跟它紧挨着的引脚却没有问题。/沧桑
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-10-11 02:08 , Processed in 0.088669 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表