我想问一下关于VHDL语言的问题

if pid_int_reg='1' and pid_int='0' then
            int_next<='1';
            -- delay register --
            t_div_late <= v_error_KD & t_div_late(0 to iDelayD - 2);

            -- difference between samples --
            v_div <= conv_std_logic_vector(signed(v_error_KD) - signed(t_div_late(iDelayD - 1)) , iDataWidith);

            -- integration of error --
            v_acu <= conv_std_logic_vector(signed(v_error_KI) + signed(v_acu_earl) , iDataWidith);
            -- sum of N - 1 samples of error --
            v_acu_earl <= v_acu;

then后面的语句是什么执行顺序？

then后面的语句是什么执行顺序？
IPO 发表于 2011-8-11 19:53

    并行

顺序执行，谢谢