切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 调用ise硬核乘法器，计算乘法所用的时间（延时），是固 ...
返回列表 发新帖
查看: 1523|回复: 1

调用ise硬核乘法器，计算乘法所用的时间（延时），是固定的吗？

[复制链接]
ccs 发表于 2011-11-20 08:55:31 | 显示全部楼层 |阅读模式
调用ise硬核乘法器，计算乘法所用的时间（延时），是固定的吗？还是和模块里的设计有关？
ISE

相关帖子

至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| ccs 发表于 2011-11-20 08:55:52 | 显示全部楼层
在做模块设计的时候必须将乘法器计算的固定延时加进去?
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-2 14:11 , Processed in 0.063946 second(s), 22 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表