切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 利用10M的时钟，设计一个周期为50微秒单周期的输出时钟 ...
返回列表 发新帖
查看: 2078|回复: 2

利用10M的时钟，设计一个周期为50微秒单周期的输出时钟，其中波峰为10微秒

[复制链接]
vvt 发表于 2010-5-26 09:01:00 | 显示全部楼层 |阅读模式
利用10M的时钟，设计一个周期为50微秒单周期的输出时钟，其中波峰为10微秒
至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
ddr 发表于 2010-5-26 09:01:43 | 显示全部楼层
本帖最后由 ddr 于 2010-5-26 09:03 编辑

先将主时钟10M（T=100ns）的时钟clk_10M分频至100K（T=10us）的占空比为50%的信号clk_100K(这个应该会吧？)
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

Sunlife 发表于 2015-4-7 10:38:19 | 显示全部楼层
http://v.youku.com/v_show/id_XOTE2NTYxNTQw.html
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-21 17:37 , Processed in 0.062388 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表