集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2523|回复: 6

关于altlvds字节对齐的问题求助

[复制链接]
shiyangcool 发表于 2012-6-14 11:19:31 | 显示全部楼层 |阅读模式
我要实现的就是把AD芯片进来的串行数据变成并行的,从AD出来的除了串行数据外还有一个dco(时钟信号),这个时钟是双边沿取数的,也就是说我的串行数据速率是434M,这个时钟只有217M。另外还有一个fr信号,它是一个帧同步信号,它的上升下降沿对应的串行数据位都是最高位,也就是从最高位开始对数据并行化,我现在出现的问题就是字节对不齐,我也试过把fr那个信号通入altlvds里面的align字节对齐端口,但是最后 出来的结果还是字节不齐,想问问前辈我这到底是怎么回事呢,谢谢了
yapjy 发表于 2012-6-14 23:56:42 | 显示全部楼层
其实没太看明白也。。那个fr信号应该是针对于整个帧来说的吧,你现在是字节就不齐了呀。
看描述也不太清楚问题在哪,不过不用lvds,直接用个ddio,给双延的转到单延上来可以不?
 楼主| shiyangcool 发表于 2012-6-15 10:21:06 | 显示全部楼层
回复 2# yapjy


    那个FR就是和帧同步的,它的每个时钟延都对应着串行数据的最高位,比如D7D6D5D4D3D2D1,FR的时钟延就对应着D7,但是我串并转换之后FR的时钟延对应着D2,这样子出来的数据就是D2D1D7'D6'D5'D4'D3',这就不对,DDIO也是核吗,其实我现在的问题不是这个双时钟延采样的问题。就是这个字节对不起的问题,它altlvds有一个aligin的端口,好像是字节对齐用的吧,但是我加入这个端口,出来的并行数据完全不知道是按照什么组合方式拼出来的了,不加它的时候起码数据除了字节不对,但是组数的顺序是对的。大神指导下啊。
 楼主| shiyangcool 发表于 2012-6-25 13:59:51 | 显示全部楼层
我要实现的就是把AD芯片进来的串行数据变成并行的,从AD出来的除了串行数据外还有一个dco(时钟信号),这个时钟是双边沿取数的,也就是说我的串行数据速率是434M,这个时钟只有217M。另外还有一个fr信号,它是一个帧同步信号,它的上升下降沿对应的串行数据位都是最高位,也就是从最高位开始对数据并行化回复 2# yapjy
 楼主| shiyangcool 发表于 2012-6-25 14:00:33 | 显示全部楼层
我现在用的外部时钟,也通入了字节对准信号,但是字节就是对不准,而且过一段时间。并行化得到得数据也会相对于采样进来的串行数据偏移一个字节,好愁哦。希望您早日上线
 楼主| shiyangcool 发表于 2012-6-25 14:01:09 | 显示全部楼层
回复 2# yapjy


    我现在用的外部时钟,也通入了字节对准信号,但是字节就是对不准,而且过一段时间。并行化得到得数据也会相对于采样进来的串行数据偏移一个字节,好愁哦。希望您早日上线
zombes 发表于 2012-7-8 12:16:03 | 显示全部楼层
使用altgx,自带pll与对齐码字
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-26 01:29 , Processed in 0.066742 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表