切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 用vhdl如何设计输出锁存
返回列表 发新帖
查看: 1152|回复: 0

用vhdl如何设计输出锁存

[复制链接]
diligent 发表于 2012-6-25 08:24:14 | 显示全部楼层 |阅读模式
由于用到KCPSM3，有多个输出端口，但是控制信号只能分步输出，达不到所要求的同步控制，故觉得需要锁存一下上一次的控制信号，这样两次的控制信号一起实现控制功能，如何用VHDL解决此问题呢？请大家帮帮忙~~
至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-26 01:21 , Processed in 0.062887 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表