集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1357|回复: 2

谁能帮我看下为什么这个仿真波形出不来

[复制链接]
zzz 发表于 2012-7-11 20:28:11 | 显示全部楼层 |阅读模式
谁能帮我看下为什么这个仿真波形出不来
initial begin
                // Initialize Inputs
                EN = 0;
                Clock = 0;
                Reset = 0;

                // Wait 100 ns for global reset to finish
                #100;
        
               
                Reset=1;
                EN=1;
                forever
                    #10 Clock=!Clock;

        end
tjy389945230 发表于 2012-7-12 16:49:19 | 显示全部楼层
本帖最后由 tjy389945230 于 2012-7-12 19:01 编辑

module test;
  reg EN,Clock,Reset;
  
  initial begin
                // Initialize Inputs
                EN = 0;
                Clock = 0;
                Reset = 0;

                // Wait 100 ns for global reset to finish
                #100;
        
               
                Reset=1;
                EN=1;
               

        end
        always #10 Clock=!Clock;         
        
endmodule

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
jefby 发表于 2012-7-14 15:32:50 | 显示全部楼层

  1. module test();
  2. reg EN;
  3. reg Clock;
  4. reg Reset;
  5. initial begin
  6. Clock = 0;
  7. forever   #10 Clock=!Clock;
  8. end
  9. initial begin
  10.                 // Initialize Inputs
  11.                 Reset = 0;
  12.                 EN = 0;

  13.                 // Wait 100 ns for global reset to finish
  14.                 #100;
  15.                      
  16.                 Reset=1;
  17.                 EN=1;
  18.         end
  19. endmodule
复制代码
执行图如下
[img][/img]
楼上的方法使用always 语句较为简单,因为所有的always语句和initial语句在0时刻并行执行,故可生成时钟信号。而上述代码为clock重新写了一段initial 代码,用于产生clock。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-26 01:35 , Processed in 0.066645 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表