切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 状态机在verilog编程中是干什么用的啊
返回列表 发新帖
查看: 1156|回复: 1

状态机在verilog编程中是干什么用的啊

[复制链接]
sxtzzu 发表于 2012-8-23 10:52:52 | 显示全部楼层 |阅读模式
状态机在verilog编程中是干什么用的啊，看书不知道他想说什么
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| sxtzzu 发表于 2012-8-23 10:57:30 | 显示全部楼层
这个是我这种初步接触verilog编程的人需要立即了解的吗
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-26 07:56 , Processed in 0.062746 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表