切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 我用ISIM做仿真时，出来的信号全是Z和X，是怎么回事
返回列表 发新帖
查看: 1193|回复: 2

我用ISIM做仿真时，出来的信号全是Z和X，是怎么回事

[复制链接]
ddr 发表于 2012-9-19 14:13:52 | 显示全部楼层 |阅读模式
我用ISIM做仿真时，出来的信号全是Z和X，是怎么回事
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
zhoulinzhang 发表于 2012-9-19 14:39:54 | 显示全部楼层
reset 中未赋值
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

luna370305 发表于 2012-9-19 17:29:47 | 显示全部楼层
源代码中reg型变量让它们都赋值为一
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-26 11:50 , Processed in 0.064625 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表