verilog 非阻塞赋值的综合

刚学verilog，试了一下非阻塞赋值，代码如下， 很简单
module test(clk,in,out);
input clk;
input in;
output reg out;
always @(posedge clk)
out <= in;
endmodule
时序仿真后结果如下图，为什么会这样，我不明白，不是在时钟上升沿做的赋值吗
1 小时前 上传下载附件 (12.81 KB)

testbench就不贴出来了，直接看仿真波形
谁解释一下，我看综合后RTL实际上是一个D触发器，结果怎么会是这样，菜鸟求教