集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2368|回复: 2

vhdl状态机的状态 应定义成什么对象类型?

[复制链接]
interige 发表于 2010-6-26 00:49:15 | 显示全部楼层 |阅读模式
vhdl状态机的状态 应定义成什么对象类型?
看了几个程序都是verilog写的,我看不太懂

我正在写一个状态机,我把其中的状态都定义成SIGNAL(信号)对象类型,不知道究竟应该定义成信号还是变量?

我的部分程序如下:

....
TYPE state_type_comm IS (state0,state1,state2) ;
SIGNAL state_com : state_type_comm;
....
UFP 发表于 2010-6-26 01:24:39 | 显示全部楼层
看看前面讨论状态机的帖子,依样画葫芦
fpgaw 发表于 2013-4-6 15:53:13 | 显示全部楼层
大家多多指导阿
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-27 07:24 , Processed in 0.088644 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表