切换到窄版

fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › fpga新手有关verilog中全等号===的使用

发新帖

查看: 2829|回复: 2

fpga新手有关verilog中全等号===的使用

ICE 发表于 2010-6-26 02:16:52 | 显示全部楼层 |阅读模式

本帖最后由 fpgaw 于 2010-7-3 06:14 编辑

===是可综合的吗？综合后成为什么样子？常用吗？？请高手指点

fpga, Verilog, 等号, 新手

相关帖子

至芯科技ZX系列开发板正在火爆发售！

回复

使用道具举报

FPGA就业培训班招聘学员（保就业）

interi 发表于 2010-6-26 03:10:08 | 显示全部楼层

由本书上说===和！==都不能用于综合

至芯科技ZX系列开发板正在火爆发售！

回复支持反对

使用道具举报

VVC 发表于 2010-6-26 03:36:31 | 显示全部楼层

没见过有人用的，只是看到一些语法书上介绍过，没什么用处吧

FPGA工程师就业培训班（保就业）

回复支持反对

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2026-2-8 09:28 , Processed in 0.065741 second(s), 22 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表