设计一个1036阶的FIR滤波器,作为初学者不知从何下手,请教高手,Verilog,原理图均可

tim · 发表于 2010-6-28 00:28:19

本帖最后由 fpgaw 于 2010-7-12 09:57 编辑

我现在要设计一个1036阶的FIR滤波器,作为初学者不知从何下手,请教高手,Verilog,原理图均可

wudi_xylon · 发表于 2010-10-9 19:10:19

你可有的玩了,这么高的阶数,用matlab的FDA工具吧!别的且不说,放的下不你得自己掂量.即使对称结构还有500多阶,做抽取,内插吧.

jianglirui · 发表于 2011-8-5 11:24:26

请问这个问题你解决了么，怎么解决的

liujilei311 · 发表于 2011-8-8 08:07:42

学习一下！！！！！！！！！！！！！！！！！！！！！！！！！

beyond5165897 · 发表于 2011-8-17 22:15:14

阶数太大了，可以考虑复用，如果数据速率比时钟速率小

liujilei311 · 发表于 2011-8-18 09:51:29

可以考虑调用FIR滤波器的IP核啊？？？？

tonychoppe · 发表于 2013-3-14 22:06:38

我也在找这个问题的答案

		自动登录	找回密码
密码			我要注册

站长推荐 /1