一个比较复杂的算法，原本想用DSP实现，评估后发现DSP做不到实时，想改用FPGA来实现

IPO · 发表于 2010-7-20 15:52:20

我一个大循环要执行4000次，在fpga上想分4路并行，每路循环1000次，那每路循环所需要的数据开始都是放在外挂DDR里面的，数据类型宽度是32位，那我这4路并行处理的循环能从DDR同时读/写数据吗？

IPO · 发表于 2010-7-20 15:52:41

我一个大循环要执行4000次，在fpga上想分4路并行，每路循环1000次，那每路循环所需要的数据开始都是放在外挂 ...
IPO 发表于 2010-7-20 15:52

理论上可以，只要SDRAM的读写速度，能跑到处理时钟的4倍或是更多的话，外挂一个SDRAM的话，呵呵

数据的处理速度看FPGA对于你的设计能跑到多么快的时钟

Sunlife · 发表于 2015-7-8 10:57:44

外挂DDR是肯定的，大量的数据肯定首先得放在DDR上，然后在算法执行阶段，大批量的数据输入输出会不会影响算法的执行速度？
比SCALING复杂多了，计算量也大多了

		自动登录	找回密码
密码			我要注册

站长推荐 /1