切换到窄版

fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 求助谢谢

发新帖

查看: 892|回复: 0

求助谢谢

zhiweiqiang33 发表于 2012-12-6 10:06:47 | 显示全部楼层 |阅读模式

各位大侠，我在仿真FIFO的时候 empty信号一直为高，即使里面有数据的情况下也一直为高，请问这是为什么？

至芯科技ZX系列开发板正在火爆发售！

回复

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-26 21:32 , Processed in 0.059510 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表