xilinx pcie核

最近在做xilinx的pcie，利用ip core生成endpoint block plus for pcie，ise版本10.1，
但生成的文件中只有example，却没有source文件（pcie核）。
不知道哪位大侠知道问题所在。谢谢！