集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 938|回复: 5

sdram 问题????

[复制链接]
zhiweiqiang33 发表于 2013-5-9 14:17:28 | 显示全部楼层 |阅读模式
reg wr_done;        //所有数据写入sdram完成标志位
always @(posedge clk or negedge rst_n)
begin
        if(!rst_n) wr_done <= 1'b0;
        else if(addr_a == 19'd512 )
                begin
                        wr_done <= 1'b1;
                end
end
这样会生成锁存器,请问怎么消除,谢谢
gusumurong 发表于 2013-5-9 15:34:49 | 显示全部楼层
always @(posedge clk or negedge rst_n)
begin
        if(!rst_n) wr_done <= 1'b0;
        else if(addr_a == 19'd512 )
                begin
                        wr_done <= 1'b1;
                end
            else
               begin
                     wr_done <= 1'b0;
             end
                    
end
这样就不会了。要把所有的if...都配上else,不然会有锁存器的

至芯兴洪 发表于 2013-5-12 22:59:09 | 显示全部楼层
貌似第一种生成的不叫锁存器吧。
 楼主| zhiweiqiang33 发表于 2013-5-13 14:38:48 | 显示全部楼层
请赐教 呵呵 与前辈们学些学习
北京幸福时代 发表于 2013-5-18 15:40:04 | 显示全部楼层
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-27 17:42 , Processed in 0.084912 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表