Stratix® V FPGA的(IP)内核实现了与Cavium OCTEON多核处理器的互操作

Altera公司宣布，Stratix® V FPGA的Interlaken知识产权(IP)内核实现了与Cavium OCTEON多核处理器的互操作。这一成功的工作保证了芯片至芯片前端互联，更方便OEM做出器件选择决定。
Cavium的解决方案和服务总监John Bromhead评论说：“Altera灵活的Interlaken IP使我们能够迅速实现产品之间的互操作。利用这一解决方案，我们的客户更有信心采用Altera FPGA和Cavium OCTEON处理器进行开发，这些器件将无缝工作在一起。简单方便的互操作性也帮助客户满足了严格的产品及时面市要求。”
Altera® Interlaken IP内核能够大吞吐量工作在峰值负荷下，支持实现高性能。其特性包括：
• 20多个参数和设置，非常灵活的调整系统性能，而且性能可扩展，支持互操作。
• 数据速率和通路达到12.5G和x24通路
• 提供标准和可定制Interlaken IP内核
• 可交付全集成IP，包括MAC、PCS和PMA层。
• 兼容Interlaken协议定义v1.2
Altera产品营销总监Alex Grbic评论说：“我们灵活的Interlaken IP内核使得市场上的各种SoC、ASSP和ASIC器件接口能够立刻使用Altera FPGA。演示与Cavium OCTEON器件的互操作表明，我们提供了高质量的Interlaken IP，而且实现了我们对解决方案的承诺。”
Altera Interlaken IP内核非常适合用于接入、骨干以太网和数据中心应用的多太比特路由器和交换机，这些应用要求IP可配置，以优化实现各种流量指标，并能够扩展到下一代平台。Interlaken IP包括Altera技术领先的收发器(PMA)、PCS和MAC层。PCS层在Stratix V和Arria® V FPGA中得到了增强，从而帮助客户节省了30%到50%的FPGA逻辑资源。 Interlaken IP不但节省了资源，还通过了大量的仿真验证，能够可靠的工作在内部和客户平台上。