xilinx FPGA 的IP核设计问题

最近在xilinx spatan6 上面实现了以太网通信，该款开发板自带RJ-45网口和PHY芯片。我在fpga里面用了官方的以太网 MAC ip核，microblaze软核来控制该MAC实现数据的收发。现在这个功能已经实现。现在要实现另一个功能，就是对以太网mac 接收的数据进行过滤，选择出期望的报文，然后再把报文送到软核中。那么这个过滤 IP核怎么来添加进系统中呢？以太网MAC是通过PLB总线连接软核，中间加进去一个过滤模块总感觉无法实现。事实上又是怎么样的呢？