quartus内建的双口ram为何在每次输入一个新的地址的时候

请问下大家quartus内建的双口ram为何在每次输入一个新的地址的时候，输出数据线的起始一两个clk中出现的是前一个地址的数据，然后才是新数据
是不是我的设置没设置好

是有延时的，应该是固定延时两个周期，但是也跟推地址时的时钟沿有关