集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 853|回复: 0

主存储器部件的组成与设计

[复制链接]
zhiweiqiang33 发表于 2014-3-25 15:05:35 | 显示全部楼层 |阅读模式
所谓成组数据传送就是地址总线传送一次地址后,能连续在数据总线上传送多个数据。而原先是每传送一次数据要使用两个时钟周期:先送一次地址,后跟一次数据传送,即要传送N个数据,就要用2N个总线时钟周期,成组数据传送方式只用N+1个总线时钟周期。

实现成组数据传送方式,不仅CPU要支持这种运行方式,主存也能提供足够高的数据读写速度,这往往通过主存的多体结构、动态存储器的EDO支持等措施来实现。

您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-1 06:47 , Processed in 0.062163 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表