Xilinx丰富FEC IP核鼎助网络运营商降低运营和资本支出

All Programmable技术和器件的全球领先企业赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX) ）在摩纳哥格里马尔迪会议中心举行的2012 年WDM 和下一代光网络大会上宣布推出fec_index.htm">前向纠错(FEC) IP 核的延伸系列。该系列产品包括GFEC、eFEC和高增益FEC（xFEC）解决方案，用于控制信号传输错误，延长传输距离，同时减少路线上再生器数量，从而有助于降低网络运营商的运营支出和资本支出。

    赛灵思设计的FEC IP核采用常见接口，可加速产品开发，尽可能缩短系统级集成时间，最大化设计重复利用率，同时缩短产品上市时间。超小型高性能FEC 核包括针对2.5G、10G、40G、100G应用的GFEC IP核、传统10GeFEC以及针对100G 应用的赛灵思扩展FEC (xFEC)IP核，这些产品专门针对赛灵思FPGA 进行了优化，相对于非赛灵思IP 核而言可减少芯片占用面积，使其成为目前最小型的FEC 核。赛灵思还在努力为前沿应用推出400GGFEC，预计将于2013 年第二季度开始供货。结合部分重配置技术，这些针对赛灵思FPGA优化的IP核使客户能够在多种接口上运用多种FEC 标准，同时还能节约产品成本，降低功耗，最大限度地提高网络互操作性。

    赛灵思公司有线通信高级总监Nick Possley指出：“随着带宽需求的增加和错误延迟容限的下降，系统设计人员正在寻求新的办法来扩展可用带宽，提升传输质量。为了解决上述难题，赛灵思推出了FEC IP核的延伸系列xFEC，可满足2.5G、10G、40G、100G和400G应用需求，进一步巩固我们在OTN 市场的领先地位。7 系列FPGA 产品的功耗和性能优势与FEC 产品相结合，能够帮助OTN 应用领域的客户提高数据速率，增加带宽，并降低系统成本。”

    FEC 技术的使用能够实现发送冗余信号的信号源（发射器）和识别无明显错误的数据的信号终点（接收器）之间的错误控制。FEC可用于所有OTN系统，其编码增益可帮助用户纠正在距离增加、信噪比下降情况下可能发生的错误，同时保证远端接收器的错误率不变，从而延长可发送信号的距离。

    不同的FEC方案提供不同的编码增益。编码增益越高，光学信号传输的距离就越长。举例来说，赛灵思100G扩展FEC (xFEC) 提供了业界领先的OH为6.7%的9.4dB NECG，且OH 为6.7%，能延长100G 传输距离，同时降低100G 传输功耗。

FEC 的编码增益可用于执行多种功能，包括提升最大连接距离和/或连接数量，从而扩大系统覆盖范围。它同时也有利于增加系统中密集波分布(DWDM) 通道的数量（通道数通常受到所用放大器输出功率的限制）。编码增益还能降低单位通道功耗，增加通道数量，降低对给定链路上各组件参数的要求（如发射功率、眼图波罩、消光比、噪声洗漱、滤波器隔离等），节省组件成本。

供货情况和预订信息

    赛灵思OTU1、2、3 和4（2.5G、10G、40G和100G）GFEC IP 核符合ITU G.709 标准，现可立即供货。100G高增益xFEC 将于2012 年12 月开始供货。赛灵思还将根据客户需求新增其它EFEC 标准产品。

    赛灵思FEC IP核成本极具竞争力，只需单一项目许可证，无需重复缴纳专利费。要想获得仿真和硬件的所有核心功能，应购买FEC IP核许可证。如需订购许可证，敬请访问光传输网络解决方案网页。如需了解赛灵思FEC IP核定价及供货情况，敬请联系您所在地的赛灵思销售代表或现场应用工程师。