集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2517|回复: 5

有高人用verilog 编写一下以下真值表

[复制链接]
飞的更高8 发表于 2010-11-20 16:12:55 | 显示全部楼层 |阅读模式
本帖最后由 飞的更高8 于 2010-11-20 16:14 编辑

请有高人用verilog 编写一下以下真值表,在此谢谢了!
写一下完成主要功能的语句或思路也行!

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| 飞的更高8 发表于 2010-11-21 11:16:45 | 显示全部楼层
本帖最后由 飞的更高8 于 2010-11-21 11:18 编辑

用CASE语句行不行
比如case(cnt_clk)
1;Q7=0 ;Q[6:0]=1
2;Q7=D;Q[6]=0,Q[5:0]=1;
3;Q7=Q7;Q[6]=D;Q[5]=0;Q[4;0]=1;
weibode01 发表于 2010-11-22 10:55:40 | 显示全部楼层
嗯,简单的case语句搞定
wolfson 发表于 2011-5-8 09:45:34 | 显示全部楼层
case语句最方便
妖刀 发表于 2011-8-3 13:26:48 | 显示全部楼层
我是新手,我不会。。。。
liujilei311 发表于 2011-8-5 08:09:44 | 显示全部楼层
这样的例子应该很多,比如3-8译码器等程序,可以参考一下,学习一下!!!!!!!!!!!!!
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-24 03:49 , Processed in 0.067502 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表