将射频和混合信号IP集成到SoC所面临的挑战 (一)

将射频和混合信号IP集成到SoC所面临的挑战 (一)


当将RF-AMS IP集成到SoC时，设计工程师必须面对多重仿真域、底层规划、IP封装等多个挑战。本文将讨论RF-AMS IP设计中的几个主要问题，并介绍相关的工艺设计工具包、相关设计以及计算机辅助设计(CAD)。

随着CMOS技术向设计密度更高的水平扩展，用该技术来设计和集成复杂、敏感混合信号和射频IP正在变为现实。事实上，对于系统级芯片设计而言，射频和模拟/混合信号 (RF-AMS )IP被视作为下一代集成技术的最大进展。不过迄今为止，几乎还没有那个产品声称实现了这一级别的集成。本文将讨论RF-AMS IP 设计中的几个主要障碍，并介绍相关的工艺设计工具包、具体设计以及计算机辅助设计(CAD)。



作为一个例子，网络芯片复杂度的日益增加给设计带来新的挑战。通常，设计工程师用一个改进的方案来开发逼近大型网络系统芯片的研制。图1是随着工艺技术变化的普通集成流程。随着先进的RF-CMOS 工艺的出现，复杂的RF-AMS IP集成已经可行。

对联网而言，集成高速(3至10Gbps)用户数据串行链路是前沿的技术。毫无疑问，该技术要求最新的设计和实现方法。

当讨论RF-AMS IP时，定义一些术语非常重要，因为这里存在一些概念混淆。一些关键特征包括：IP移植/目标的需求：需要自顶向下的设计技术；模拟和数字模块的多重反馈环路：芯片的多功能设计和验证非常重要；底层规划约束：模拟区需要约束；大量定制的模拟、数字和标准单元数字模块：许多设计来自不同设计小组或IP提供者；高性能模拟模块块：对噪声和线性度需求(无线)非常敏感。

请注意，对定义RF-AMS而言，以上所列并非全部的或强制性的，只是表示设计工程师所面临的一些概念。




CAD设计流程

图2指出了RF-AMS IP 集成设计中具有挑战性的一个问题。首先，设计必须视作为一系列截然不同的模块在：数据转换器、DSP和RF功率放大器模块。设计工程师倾向于独立设计这些模块，并认为可以成功集成。这是目前典型的方案，主要是由于缺乏能够同时处理数字设计(具有相关的能力)和RF-AMS设计的CAD工具。

但通过更深入地观察设计，发现仿真和物理设计问题变得更加明显。例如，该设计有必须联合仿真的多重仿真域：RF(功率放大器)、混合信号(数据转换器)和寄存器转移电平(数字信号处理)。