集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 6994|回复: 5

modelsim和ise已经关联了,但仿真时modelsim提示 no design loaded怎么回事?

[复制链接]
IPO 发表于 2010-12-3 16:52:10 | 显示全部楼层 |阅读模式
modelsim和ise已经关联了,但仿真时modelsim提示 no design loaded怎么回事?
maheng1984 发表于 2010-12-3 22:16:54 | 显示全部楼层
编译仿真库了吗?
wangxia6112 发表于 2010-12-13 10:55:47 | 显示全部楼层
没出现过此类问题,我用的时候,将MODELSIM选好,当然与你用的MODELSIM要完全一致才行,不知道你是不是有这个问题。
tyj0423 发表于 2011-5-10 11:14:37 | 显示全部楼层
项目属性里的modelsim工具跟edit里头设置的modelsim工具,以及你安装modelsim时的版本,还有vhdl,verilog mix这些,都要一致
tianhe 发表于 2011-6-1 10:45:35 | 显示全部楼层
回复 2# maheng1984


    我编译仿真库饿时候才花了半个多小时,老师说需要四五个小时,我是按照网上那样一步步的,发现不好用啊
zxler 发表于 2012-5-15 16:38:26 | 显示全部楼层
现在解决了吗,我也出现了这样的问题,求解
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-25 20:44 , Processed in 0.081618 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表