FPGA的速度等级（speed grade）

XILINX公司

FPGASpartan 3E

系列

XC3S500E速度等级为4.但一直不知道是什么意思.




通过学习知道,

(1)CPLD与FPGA的速度等级定义的区别

(2)不同的公司FPGA的速度等级

(3)同一个公司的不同时期的定义也是不一样的,如XLINX公司

具体内容可以参考以下材料.也可以在GOOGLE里输入
FPGA SPEED GRADE

(4)对于xilinx公司的FPGA的速度等级定义，个人观点：它不是以前所定义的其内部的一些逻辑单元信号传播所花的时间，而是一类内部逻辑器件的运行速度，这些逻辑器件运行时满足一定要求的时钟频率．它没有具体的物理的数据意义，只是一类内部逻辑器件的运行速度的的代号．


There is no consistent definition of a
speed
grade
for all devices. Even for
Xilinx,

speed
grades mean different things depending on if you are referring to a FPGA or a CPLD. For CPLDs,
speed
grades represent the time it takes for logic to go through the device (eg. in <= out). So a -10 device means that the device is guaranteed to send a signal from an input pin thru to an output pin in under 10 nS. So for CPLDs, the lower the number, the faster the part is. This is standard for CPLDs across all vendors so this can be used for device comparison purposes.

what is the valve of standard grade(FPGA)

However for FPGAs, they don't use the same definition for
speed
grade. Originally
speed
grades for FPGAs represented the time through a look up table but now the
speed
grade
doesn't actually repesent a timing path. I am not sure if it is the same for other vendors, but for
Xilinx
FPGAs higher numbers are faster. Each
speed
gradeincrement is ~15% faster than the one before it. So a -5 is 10% faster than a -4
speed
grade.


Determining the speed grade of Xilinx devices

Q:

I am having some trouble understanding the numbering system Xilinx uses for speed grade. Could someone explain what the numbers are and how to tell which speed grade is installed on my XS40. FWIW I have an XC4010XL FPGA. The available speed grade choices are -1, -2 -3, or -09.

A:

You usually see the speed grade imprinted on the chip on a line by itself. For an XC4000, you might see " 3C" printed on the chip. That means the chip has speed grade -3. (I think the "C" stands for commercial temperature range.)

For XC4000 devices, the number is roughly equivalent to the propagation delay through a CLB. So a -3 speed grade implies 3 ns of delay through a level of logic, -2 means 2 ns. Don't be mislead by -09, it actually means 0.9 ns of delay.

The situation changes with Spartan and Virtex devices. Now a larger number means the device is faster.

最初接触speed
grade这个概念时，很是为Altera的-6、-7、-8速度等级逆向排序的方法困惑过一段时间。不很严密地说，“序号越低，速度等级越高”这是Altera
FPGA的排序方法，“序号越高，速度等级也越高”这是Xilinx FPGA的排序方法。  

       从那时起，就一直没搞明白speed
grade是怎么来的，唯一的概念是：同一款芯片可以有多个速度等级，不同的速度等级代表着不同的性能，不同的性能又导致芯片价格的巨大差异。脑子里总有一个模模糊糊的推测：FPGA厂家为了提高利润，专门给同一款芯片生产了不同的速度等级。  


   
直到一年前和一位学过IC设计的同事hammer讨论这一问题时，才有了新的认识：对FPGA厂家来说，为了得到同一款芯片的不同速度等级而专门设计不同
的芯片版图是不划算的；所以芯片的速度等级不应该是专门设计出来的，而应该是在芯片生产出来之后，实际测试标定出来的；速度快的芯片在总产量中的比率低，
价格也就相应地高。  

       这一解答很是合理，纠正了我的一个错误认识。但是我仍然有两点困惑：1.
是什么因素导致了同一批芯片的性能差异；2.
如果因素已知，为什么不人为控制这些因素，提高高速芯片的产率，达到既增加芯片厂商的利润又降低高速芯片价格的目的呢。  

        前些天在博客里看到huge朋友的一篇FPGA speed
grade，激发了我进一步探索上述问题的动力。通过在网络上搜索，逐步得到了以下一些认识：  

1.
芯片的速度等级决定于芯片内部的门延时和线延时，这两个因素又决定于晶体管的长度L和容值C，这两个数值的差异最终决定于芯片的生产工艺。怎样的工艺导致了这一差异，我还没找到答案。  

2. 在芯片生产过程中，有一个阶段叫做speed
binning。就是采用一定的方法、按照一组标准对生产出来的芯片进行筛选和分类，进而划分不同的速度等级。“测试和封装”应该就包含这一过程。  

    关于speed binning的技术有很多专利：  

    Integrated circuit with adaptive speed binning

    Semiconductor device with speed binning test circuit
and test method thereof

    Binning for semi-custom ASICs

    Method and apparatus for determining wafer quality
profiles

    Method of sorting dice by speed during die bond
assembly and packaging to customer order

    Method for prioritizing production lots based on
grade estimates and output requirements

3. 速度等级的标定不仅仅取决于芯片本身的品质，还与芯片的市场定位有很大关系，返修概率和成本也是因素之一。  

4. 芯片的等级可以在测试后加以具体调整和改善，在存储器芯片的生产中这一技术应用很广泛。  

5.
芯片生产的过程是充满各种变数的，生产过程可以得到控制，但是控制不可能精确到一个分子、一个原子，产品质量只能是一个统计目标。同一个wafer上的芯
片会有差异，即使是同一芯片的不同部分也是有差异的。速度等级是一个统计数字，反映了一批芯片的某些共同特性，不代表个别芯片的质量。而且由于某些芯片的
测试是抽样进行的，也不排除个别芯片的个别性能会低于标定的速度等级。不过，据说FPGA的测试是极严格的，很可能我们拿到手的芯片个个都经过了详尽的测
试。这也是FPGA芯片价格高于普通芯片的原因。  

6.
同一等级的芯片中的绝大多数，其性能应该高于该速度等级的划分标准。这也是为什么在FPGA设计中，有少许时序分析违规的设计下载到芯片中仍然能够正常运
行的原因（时序分析采用的模型参数是芯片的统计参数，是最保守也是最安全的）。不过，由于同一等级的芯片仍然存在性能差异，存在时序违规但是单次测试成功
的FPGA设计不能确保在量产时不在个别芯片上出现问题（出了问题就要返修或现场调查，成本一下子就上去了）。所以，还是要把时序收敛了才能放心量产，这
就是工程标准对产品质量的保证。  

7.
概率和统计学源于工程实践，对工程实践又起到了巨大的指导作用。工程实践中的标准都是前人经验教训的积累，是人类社会的宝贵精神财富。  

8.
现实世界是模拟的，不是数字的。在考察现实问题时，我们这些数字工程师和软件工程师应该抛弃“一是一、〇是〇”的观念，用连续的眼光看待这个连续变化的真实世界。  

9.
芯片生产过程中的不确定性导致了芯片的性能差异，这一差异影响了芯片的价格，价格和性能的折中又影响了我们这些FPGA设计工程师在器件选型、设计方法上
的决策，我们生产的产品的性价比决定了产品的销售，产品的销量又决定了芯片的量，量又影响了芯片的价格...。原子、分子级别上的差异，就这样一级一级地
传递和放大。人类社会就是这样环环相扣，互相制约的。