切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA资料下载 › 自动增益控制是怎么实现的？下限截止频 率如何控制？
返回列表 发新帖
查看: 872|回复: 0

自动增益控制是怎么实现的？下限截止频 率如何控制？

[复制链接]
郭同学 发表于 2014-11-8 15:15:59 | 显示全部楼层 |阅读模式

AD上下限截止频率是通过HPFL和DECL
两个引脚控制的吗，因为datasheet里面
有两个公式。还有就是那自动增益控制是
怎么实现的？还有就是那自动增益控制是
怎么实现的？
ezchina.analog.com/message/9330
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-10 14:01 , Processed in 0.083188 second(s), 20 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表