请问一下···在verilog中怎么实现类似C语言里的延迟子程序？

请问一下···在verilog中怎么实现类似C语言里的延迟子程序？

简单来说，基于某一个时钟，计数，根据周期数判断延时时间。