切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › verilog和vhdl可以混合应用么
返回列表 发新帖
查看: 2234|回复: 5

verilog和vhdl可以混合应用么

[复制链接]
vvt 发表于 2011-3-16 15:02:28 | 显示全部楼层 |阅读模式
verilog和vhdl可以混合应用么
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| vvt 发表于 2011-3-16 15:02:42 | 显示全部楼层
这是两种不同的描述语言
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

 楼主| vvt 发表于 2011-3-16 15:02:57 | 显示全部楼层
不同文件应该可以的
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

wangxia6112 发表于 2011-3-18 16:39:10 | 显示全部楼层
没试过，不知道，只用过verilog
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

fusion317 发表于 2011-4-28 18:10:55 | 显示全部楼层
你真有想法
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

daikaichuang 发表于 2011-4-28 18:20:56 | 显示全部楼层
一个文件里不行，保存的类型都不一样的
一个大的工程里，不同的模块可以用不同的语言
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-22 23:09 , Processed in 0.073418 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表