集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1782|回复: 1

怎么读fifo,如果以rden管脚高来控制,clk始终都有,这种方法好像不行

[复制链接]
cctv 发表于 2011-4-2 09:19:39 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2011-7-30 13:37 编辑

怎么读fifo,如果以rden管脚高来控制,clk始终都有,这种方法好像不行
哦十全_至芯学员 发表于 2011-4-2 22:47:21 | 显示全部楼层
fifo是先进先出的,先写后读。有空和满标志。空的时候可以写,满的时候不能再写,只能读。建议你调用个fifo的ip核,你可以查看它的时序波形图,方便你理解。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-22 18:32 , Processed in 0.065699 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表