未来机器人可以开发FPGA吗？

随着人工智能技术的发展，机器人已经开始接管人类的部分工作，例如快递、工厂作业、餐厅服务员甚至媒体编辑---纽约时报就聘请了一位机器人做总编。未来，机器人可以介入半导体设计开发吗？例如，机器人可以进行FPGA开发吗？

纵观编程语言的发展，从汇编到C到更高级抽象语言，都是在降低开发的门槛，把常规的琐碎的工作用高级语言来抽象。对于FPGA开发，以前工程师需要掌握硬件描述语言如VHDL进行RTL级的开发，自从三年前Xilinx 推出 Vivado 设计套件以来，FPGA开发门槛已经大大降低了，不再一定要用RTL的语言，使用C语言就可以快速完成FPGA开发，这是一件让软件工程师们振奋的事情----以前的内存管理DMA、接口等要请硬件工程师来完成，现在写一段C语言代码就可以完成了。而近日，赛灵思发布了Vivado 设计套件HLx版套件，让FPGA开发更容易了，未来，用机器人来开发FPGA真不是梦想了！

Vivado HLx 版本可为设计团队提供实现基于 C 的设计、重用优化、IP 子系统重复、集成自动化以及设计收敛加速所需的工具和方法。与 UltraFast 高层次生产力设计方法指南相结合，这种特殊组合经过验证，不仅可帮助设计人员以高层次抽象形式开展工作，同时还可促进重复使用，从而可加速生产力。

新版 HLx 包括 HL 系统版本、HL 设计版本和 HL WebPACK 版本。所有 HLx 版本均包括带有 C/C++ 库的 Vivado 高层次综合 (HLS)、Vivado IP 集成器 (IPI)、LogicCORE IP 子系统以及完整的 Vivado 实现工具套件，使主流用户能够方便地采用生产力最高、最先进的C 语言和 IP设计流程。结合最新 UltraFast 高级生产力设计方法指南，相比采用传统方法而言，用户可将生产力提升 10-15 倍！

可能有些人说我用RTL来开发会将FPGA优化的更好，是的没有错，但是这要耗费更多的时间和人力，以前我们需要RTL是因为FPGA里的逻辑资源有限，需要做更好的优化逻辑资源的试用，现在，FPGA已经有大量逻辑资源了，而且FPGA也日益复杂，为了优化资源去耗费时间和人力已经不划算了。这就跟软件编程一样，如果用汇编会更有效但是用C则开发时间更短。

未来机器人可以开发FPGA吗？

未来机器人可以开发FPGA吗？