集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1347|回复: 2

如何在一个周期的时钟的上升沿和下降沿同时所存数据

[复制链接]
zxopen08 发表于 2016-6-18 10:44:32 | 显示全部楼层 |阅读模式
如何在一个周期的时钟的上升沿和下降沿同时所存数据,我现在遇到这样一个问题。如何在clk的上升沿和下降沿都所存数据。下面是单触发锁存,哪位高人指点一下小弟,如何能同时锁存啊。
以下是单边沿锁存:
process(clk)
  begin
    if clk'event and clk='1' then regl<=d;
    end if;
end process;


怎么改啊?
至芯兴洪 发表于 2016-6-21 23:56:01 | 显示全部楼层
看了楼主帖子,自觉落后了,首先描述没看懂,其次代码也没有看懂。一个周期,上升沿和下降沿肯定不会是同时,又怎么可能同时锁存数据呢
陈飞龙 发表于 2016-7-19 09:15:31 | 显示全部楼层
写两个always块
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 06:01 , Processed in 0.057550 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表