集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 879|回复: 0

DEV_CLRn

[复制链接]
小舍YZ 发表于 2017-8-8 09:32:59 | 显示全部楼层 |阅读模式
DEV_CLRn

I/O 或全局的清零输入端。

在QuartusII 里面,如果选上Enable Device-Wide Reset(DEV_CLRn)这个功能。
这个脚就是全局清零端。
当这个脚被置低,所有的寄存器都会被清零。
这个脚不会影响到JTAG 的边界扫描或编程的操作。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 17:04 , Processed in 0.081040 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表