切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › signal tap中，各模块状态机，初始状态不是S0，怎么办啊 ...
返回列表 发新帖
查看: 1249|回复: 3

signal tap中，各模块状态机，初始状态不是S0，怎么办啊？

[复制链接]
IPO 发表于 2017-8-8 17:15:55 | 显示全部楼层 |阅读模式
signal tap中，各模块状态机，初始状态不是S0，怎么办啊？
至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
小00海 发表于 2017-8-8 22:50:21 | 显示全部楼层
放在一个时序逻辑下，把那些不是零的放在一起，来一个标志，全部归零就好了
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

FPGA_one 发表于 2017-8-9 10:07:01 | 显示全部楼层
复位一下            
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

4798345 发表于 2017-8-9 10:12:29 | 显示全部楼层
论坛里有教程
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-2 00:54 , Processed in 0.100044 second(s), 20 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表