FPGA流程中的布局布线和ASIC中的布局布线有什么不一样啊

FPGA流程中的布局布线和ASIC中的布局布线有什么不一样啊

FPGA中的布局布线是按照你所使用的FPGA型号来做的，FPGA里面都是由FF、LUT、slice和各种门组成，里面东西的位置都是固定了的，然后软件来进行优化，看这么走线和怎么放能使得timing最好。可能存在绕不出来，timing太差，资源不够。FPGA验证只是芯片设计中的一个环节。
而ASIC里面，使用的各种门什么的，就是实际器件的模型了，这个需要各个晶圆厂提供，这个就更灵活。这个的布局布线还需要考虑后续版图的问题。而FPGA里面由于资源一定，只存在优化，不用考虑后端的一些问题。
总之一句话，就不是一个体系的。

对于我们设计者而言，这两个在流程上稍微有点差别。FPGA布局布线如果遇到时序不对就只有改代码，但ASIC还可以加入一些buffer。选用的工具不同而已，FPGA的相对要简单些，因为你不担心面积的约束。
流程上，功能仿真、布局布线，后仿，修改约束，再仿。如果还不行，FPGA修改代码或者换更好的FPGA，asic你可以手动插入一些buffer

使用的各种门什么的，就是实际器件的模型了，这个需要各个晶圆厂提供，这个就更灵活。这个的布局布线还需要考虑后续版图的问题。而FPGA里面由于资源一定，只存在优化，不用考虑后端的一些问题。