切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 布板时, 时钟信号没有接全局时钟, 如何处理时钟使之可以 ...
返回列表 发新帖
查看: 3084|回复: 2

布板时, 时钟信号没有接全局时钟, 如何处理时钟使之可以更好（不需飞线）？

[复制链接]
小泡泡 发表于 2010-4-20 19:05:23 | 显示全部楼层 |阅读模式
布板时, 时钟信号没有接全局时钟, 如何处理时钟使之可以更好（不需飞线）？
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
fpga_feixiang 发表于 2023-9-3 14:43:21 | 显示全部楼层
6                     
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

zxopenljx 发表于 2025-4-28 17:23:30 | 显示全部楼层
布板时, 时钟信号没有接全局时钟, 如何处理时钟使之可以更好（不需飞线）
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-1 14:23 , Processed in 0.101241 second(s), 20 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表