请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 90|回复: 6

关于PCB设计,高速和低速有什么区别?

[复制链接]
随和的雏菊 发表于 2019-1-5 14:14:01 | 显示全部楼层 |阅读模式
本帖最后由 随和的雏菊 于 2019-1-5 14:15 编辑

http://www.ic37.com判断[一个信号是否为高速信号首先要区分几个误区。

误区一:信号周期频率 FCLOCK 高的才属于高速设计

其实我们在设计时考虑的最高频率往往取决于信号的有效频率(亦称转折频率) Fknee 。



如上图信号周期频率与有效(转折)频率定义为:

FCLOCK Tclock = 1/(10% 90%) 0.5/ Fknee = Tr − (实际中多数信号而言)

误区二:电容、电感式理想器件

在低速领域,电容、电感工作频段比较低,可以认为他们是理想器件。但在高速领域,PCB 上的电容电感等已经不能简单的视为纯粹的电容电感了。例如:在低速领域电容我们可以视为断路,而在高速电路中,假设工作频率为 F,则电容 C 两侧表现出的电抗值为1/ 2πF ×C ,,,,在工作频率很高的情况下电抗值变得很小,电容表现为短路。认清上面两个误区我们来讨论低速信号和高速信号的问题。对于低速信号而言,传输路径上的个点的电平近似相同,我们可以采用集总的思维来对待传输路径,即传输路径上的各点状态相同;对于高速信号而言,传输路径上的各点电平不同,需要采用分布式的思维来看待,即各个点的状态不同。因此,高速低速区分还要看信号传输路径的长度。

一般而言,在信号传输路径的长度(即信号线的长度)小于信号的有效波长的 1/6 1/6 1/6 1/6 时,可以认为在该传输路径上,各点的电平状态近似相同。由信号波长与频率的关系 λ = c / F ,我们可以按下面的步骤进行高速低速的区分;

1 获得信号的有效频率 Fknee 和走线长度 L;

2 利用 Fknee 计算出信号的有效波长 λknee ;

3 判断 LLLL 与 1/6 1/6 1/6 1/6λknee的关系,若 LLLL>>>>1/6 1/6 1/6 1/6λknee,则信号为高速信号;反之,则为低速信号。

注意: Fknee 的获得方式一是可以直接测量,二是经验值可以假设信号的上升沿时间为信号周期的 7%,此时有效频率 Fknee 约为周期频率 FCLOCK 的 7 倍,如周期频率 FCLOCK 为100MHz 的时钟信号,可以估计其有效频率约为 700MHz。

综上,我们还可以得到传输线和非传输线的概念。和高速低速信号的判断一样,高速信号的走线我们视为传输线,反之亦反。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?我要注册

x
Sunlife 发表于 2019-1-6 10:08:34 | 显示全部楼层
                           
hellokity 发表于 2019-1-9 17:29:48 | 显示全部楼层
关于PCB设计,高速和低速有什么区别?
wood帅哥 发表于 2019-1-9 18:11:56 | 显示全部楼层
和书上一样哈哈
voiue 发表于 2019-1-9 20:07:53 | 显示全部楼层
关于PCB设计,高速和低速有什么区别?
hellokity 发表于 7 天前 | 显示全部楼层
关于PCB设计,高速和低速的不同!
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2019-1-17 19:12 , Processed in 0.084363 second(s), 23 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表