请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

006夏宇闻教授视频之FPGA设计中verilog中行为级和RTL级(至芯科技FPGA培训视频教程)

[复制链接]
sdp1010 发表于 2018-10-29 16:44:04 | 显示全部楼层
需要回复才能查看
fxyz 发表于 2018-12-23 16:30:59 | 显示全部楼层
忽然间想查找一个知识点,重新复习一下
陌上红枫 发表于 2018-12-24 16:57:27 | 显示全部楼层
看一看能不能看
奮闘ing 发表于 2019-1-1 15:16:10 | 显示全部楼层
顶一个,看吧
在现人生 发表于 2019-1-6 23:08:17 | 显示全部楼层

学习中...达到
Jerry小思念 发表于 2019-1-7 00:42:00 | 显示全部楼层

基础重要啊
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2019-1-18 09:31 , Processed in 0.129766 second(s), 19 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表