请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

007夏宇闻教授视频之FPGA设计中verilog模块的编写和验证(至芯科技FPGA培训视频教程)

[复制链接]
fpgalearner 发表于 2018-6-21 16:26:22 | 显示全部楼层
啊是打算打算
voiue 发表于 2018-12-12 14:32:45 | 显示全部楼层
看看,学习一下
fqiob 发表于 2018-12-22 20:13:58 | 显示全部楼层
来学习学习
fqiob 发表于 2018-12-22 20:15:43 | 显示全部楼层

看一下,学习学习
libin 发表于 2019-2-2 17:09:15 | 显示全部楼层
XUEXIXUEXIZAIXUEXI
zxbn00123 发表于 4 天前 | 显示全部楼层
好好学习
天天向上
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2019-2-22 13:44 , Processed in 0.073395 second(s), 19 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表