请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

007夏宇闻教授视频之FPGA设计中verilog模块的编写和验证(至芯科技FPGA培训视频教程)

[复制链接]
budaoweng6789 发表于 2019-4-13 11:13:34 | 显示全部楼层
看看学习一下
柠少aodi 发表于 2019-7-25 14:01:44 | 显示全部楼层
奥术大师多撒大所大大多
gaoyuanweb 发表于 2019-8-9 12:26:53 | 显示全部楼层
闻教授视频之FPGA设计中verilog模块
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2019-9-18 04:38 , Processed in 0.079057 second(s), 21 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表