请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 62|回复: 3

verilog 语言程序编写框架

[复制链接]
zxopenljx 发表于 7 天前 | 显示全部楼层 |阅读模式
Module  文件名(端口a, 端口b, 端口c,);

        端口声明(input  output  inout);

        数据类型声明[wire(默认线性)   reg(寄存器类型)];

        功能模块
Endmodule

注释:parameter=>可修改变数参量;localpream=>不可修改变数参量。
晓灰灰 发表于 7 天前 | 显示全部楼层
verilog 语言程序编写框架
zhangyukun 发表于 6 天前 | 显示全部楼层
verilog 语言程序编写框架
晓灰灰 发表于 6 天前 | 显示全部楼层
verilog 语言程序编写框架
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2019-4-22 14:28 , Processed in 0.085988 second(s), 24 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表