请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 139|回复: 2

分频电路与FPGA

[复制链接]
zxopenljx 发表于 2019-6-26 10:44:20 | 显示全部楼层 |阅读模式
目前,进行分频电路设计主要采用定时器来实现,8254计数器所支持的最高时钟频率有限(最高为10 MHz)以及误差较大也不是理想的实现方案。可编程逻辑器件FPGA是当今最热门的逻辑开发器件之一,它在工作最高频率、集成度、时序控制能力上具有无与伦比的优势。因此选用FPGA芯片来实现时钟分频和触发延迟电路是当前的主流。在使用FPGA做时钟分频设计时,文献设计计数器的时候用VHDL做了分频器的设计,但是只讨论了偶数的分频;文献在运动控制系统中使用Verilog描述语言在FPGA环境下对通用整数分频器进行了设计,但在通用任意整数分频器中分频系数的设置稍显复杂,不利于分布式中央定时系统,并且主要讨论的都是单路输出;文献在FPGA上实现了奇数和偶数的通用分频器,将半整数,奇数,偶数放在一个模N计数器里进行预置,这样分频系数的设定比较方便,但输出奇数分频时钟信号时的误差过大,达不到分布式定时同步系统的精度。而对触发延迟输出方面,之前这方面的研究主要采用的是模拟电路实现的方法,不易进行远程控制和更改。
月影星痕 发表于 2019-6-27 09:49:28 | 显示全部楼层
了解了很多网上找不到的东西
 楼主| zxopenljx 发表于 2019-7-11 19:32:47 | 显示全部楼层
分频电路与FPGA
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2019-7-24 06:35 , Processed in 0.086005 second(s), 22 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表