请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

035夏宇闻视频之学习FPGA设计中顶层测试verilog模块((至芯科技FPGA培训视频教程)

[复制链接]
wang3613 发表于 2017-11-14 22:13:16 | 显示全部楼层
谢谢楼主分享,
鲁多多 发表于 2018-1-10 21:22:23 | 显示全部楼层
DFD SD D DF D FSD FSD SD SD
dextero11 发表于 2018-1-28 15:22:18 | 显示全部楼层
夏宇闻教授视频之学习FPGA设计中顶层测试verilog模块
admin 发表于 2018-2-24 17:31:35 | 显示全部楼层
夏老师讲课很生动,比喻形象恰当。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2018-5-22 08:28 , Processed in 0.104999 second(s), 19 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表